台積電搶進高階封裝領域的CoWoS技術成效不如預期，傳主力客戶阿爾特拉（Altera）、賽靈思（Xilinx）決定改採層疊封裝（PoP），有意將訂單轉向日月光、矽品及美商艾克爾等封測大廠，蘋果也考慮跟進將相關封測訂單移至日月光。台積電不願透露客戶採用CoWoS進度。業界認為，台積電宣布跨足高階封裝之後，市場原憂心日月光、矽品等既有一線封測大廠將受到嚴重威脅；隨著阿爾特拉等大廠封測訂單可能轉向，封測業面臨台積電搶高階訂單的利空暫時消除。
消息人士透露，阿爾特拉、賽靈思及蘋果等大廠，最新晶片原本都已決定導入台積電20奈米製程。但經過多月後段封測試產結果，良率均未如預期，且每片矽晶圓投片成本不減反增，性價比不符要求，使得這些客戶決定捨棄CoWoS製程。
消息人士說，阿爾特拉、賽靈思未來將改採較成熟及具低成本誘因的層疊封裝（PoP）技術，訂單將流向近年來在這塊領域大舉布局的日月光、矽品等封測大廠。
外傳蘋果去年第4季即委託日月光進行A6處理器後段封測，隱約透露蘋果已為主力晶片轉至台積電代工，為龐大的後段封測產能預做規劃；如今蘋果新A7處理器決定捨CoWoS而改PoP，預料對日月光及矽品的依賴程度將升高。但日月光和矽品均不願針對爭取蘋果訂單動向置評。
業界傳出，台積電CoWoS技術被迫延後，並積極說服蘋果在新一代FinFET 16奈米製程採用。台積電強調，不會停止推動CoWoS的計畫，公司先前定下2015年相關業務規模達到10億美元（約新台幣296億元）的目標不變。
台積電去年宣布推出CoWoS技術服務，並計劃在2013年開始接單，成為全球首家提供將從晶片代工生產到後段封測等整合服務的晶圓代工廠，被各界視為爭取蘋果新世代處理器的祕密武器。
台積電更為此向封測業大舉挖角，並建構逾400人的封測團隊，全力爭取蘋果訂單；去年更宣布包括阿爾特拉及賽靈思等主要長期合作夥伴，率先採用台積電CoWoS製程，進行20奈米製程2.5D及3D IC晶片開發，唯獨對蘋果新世代手機應用處理器的導入絕口不提。
閱讀祕書/CoWoS、PoP
CoWoS（Chip on Wafer on Substrate）是台積電提出的半導體整合生產技術，主要在晶片和基板中間插入矽中介層（interposer），業界稱為「2.5D」封裝技術，是邁向矽鑽孔（TSV）3D IC的過渡解決方案。
PoP（Package on Package，層疊封裝）技術是將2個或更多的晶片，以垂直堆疊或是背部搭載的方式，來節省印刷電路板（PCB）占用的空間，也是業界朝向3D IC發展的重要封測技術之一。目前一線封測廠多押注在這項技術，是市場主流。 （簡永祥）
沒有留言:
張貼留言